組込みCPUのメモリアクセス3

前回は、組込系CPU,DSPなどのメモリアクセスについて簡単にご紹介しました。今回はメモリアクセスのコードの注意についてです。

メモリ・ハードウェアの特性とオプティマイズ

メモリアクセスに関しての注意点の1例をご紹介します。

一般に、高速プロセッサは、外部メモリアクセスは低速な動作となる場合が多いのでオプティマイザは、メモリアクセス数を少なくするようなコードを生成しようとします。

同一アドレスにマッピングされたI/Oポートを複数アクセスすることで、読み出し回数によって内容を変更するように設計された周辺I/Oなどの場合、連続して読み出しアクセスしている行為は無駄なので、初回に読み出した値を代替として利用するようなコードが生成される場合があります。

これは、読み込みと書き込みが異なるレジスタへの書き込みとなるチップの場合も、同様に注意が必要です。

例えば、１つのI/Oアドレスを共用し、読み出したいレジスタの指定をＡというアドレスに設定し、リカバリータイム後にＡというアドレスを読み出すと、指定した内容が読み出せるというような設計のチップでは

　　ａ）ウエイトコードの削除
　　ｂ）読み出しデータの置き換え

このような２つのオプティマイズが行なわれたコードが生成される可能性があります。

パイプライン、キャッシュ、分岐予測

最近のパソコン用のPentiumなどのようなパイプラインの予測がなされた場合(Pentiumにこのような周辺I/Oは使わないと思いますが)、プロセッサ自身のデータキャッシュすら問題となる可能性があります。

パイプラインまで考慮した最低時間のウエイトコードは実際には、どうしているか？と思われるかもしれませんが……

高速化を狙っている場合には、ウエイトを挿入しないコードを設計します。

例えば、プリフェッチやパイプラインを考慮して、２つの計算処理を並列に実行しながら最速となるように設計することで、ウエイト時間に別の必要な計算処理時間が相当し、ウエイトコードがないコードが実現できるよう実装上の工夫をすることで高速化するなどです（目的の処理内容によっては実現不能ですが）

コンパイラなどのツール評価時には、オプティマイザの性質をいくつかのコードパターンで把握しておくことで、オプティマイザの生成コードに対する期待と問題を十分認識したソースコードを設計することが可能になります(コード生成やオプティマイズの法則をつかむ)。

手動オプティマイズ

パソコン用のコンパイラは、近年、オプティマイザが高度化してきているため、安直なハンドアセンブルによる高速化は適していない場合がありますが、最高速度が必要な場合にはアセンブラによる最適化が必要なこともあります。

このようなコードの最適化は、保守性については劣る傾向があるため、必要な時を除いては高級言語レベル、または、極局所的な最適化に押さえる傾向にあります。