音声コーデック実証試験機のシステム構成、装置構成は以下の様になっています。
自局は入力された音声データをアナログ・フロント・エンド部(Audio I/F部)でデジタル化しDSPで圧縮処理(Encoder)を行いそのデータをベースバンド通信にて対向局へ伝送します。
対向局は受信データをDSPで伸張処理(Decoder)を行いアナログ・フロント・エンド部で音声に変換を行います。さらに誤り訂正処理とデータのフレーム化を付加した通信も実現できます。
製作した音声圧縮実証試験機はダブルハイトのVMEラックを筐体とし、スロット挿入式のユニットで構成しています。
ユニットの回路設計、FPGAデザイン、パネルデザイン、機構組立を担当しました。
次に試験機を構成しているユニットを紹介します。
ユニット名 | ユニット数 | 主な仕様 |
---|---|---|
Audio I/F | 1 |
16bit刄ーCODEC使用 サンプリング周波数16KHz φ3.5Audio入力端子 ハンドセット接続端子 |
CPU | 1 |
CPU : HD64F3048F16(日立) RAM : 512K×16bit EIA-232インターフェース装備 |
DSP(Tx) | 1 | ※DSPユニットの仕様は後述 |
DSP(Rx) | 1 | 同上 |
EXP DSP | 2 | 同上 |
RF I/F | 1 | DAC : 14bit, ADC : 16bit, I・Q入出力 |
デジタル機器、アナログ機器、ラックマウントシステムとPC制御
ハードウェア開発事例の一部をご紹介します(公開可能な一部のみです)。
ここに掲載している以外にも、弊社のハードウェア製品なども開発しておりますので併せてご覧ください。
組込みシステム開発技術展 エコーキャンセラ付き音声認識 |
第12回 組込みシステム開発技術展において 株式会社フュートレック様、株式会社ATR-Trek様の出展ブースでエコーキャンセラ付き音声認識のデモが展示されました。 組込みシステム開発技術展のブースの様子のご紹介です。 |
TS 26.131/ 26.132 V5.0に準拠、ITU-T P.50とP501の試験信号、Windows Vista、Windows XP
フィルタ、重み付け
擬似基地局やマイクアンプとのルーティング切替、制御
ハンズフリー対応の両耳測定規格の適合判定(マスクカーブ)
3GPP規格、GSM、第2世代(PDC)に対応した 携帯電話開発・検査用のオーディオアナライザMTA-02WB-Sは 規定された測定信号、バンド、マスクカーブの判定機能など専用の測定システムです。 |
A-DMA-001は、マイク素子と ノイズキャンセル回路を一体化したマイク・モジュールです。 ハンズフリーヘッドセットのマイク部などに利用することで送話音声の周囲雑音を低減します。 |